Ultra37000™系列CMOS cpld提供一系列高密度可编程逻辑解决方案，具有无与伦比的系统性能。Ultra37000系列旨在为高密度cpld带来22V10的灵活性、易用性和性能。该体系结构基于由可编程互连矩阵(PIM)连接的许多逻辑块。每个逻辑块都有自己的产品项数组、产品项分配器和16个宏单元格。PIM将来自逻辑块输出和所有输入引脚的信号分配到逻辑块输入。

　　所有的Ultra37000设备都是电擦除和系统内可编程(ISR)的，这简化了设计和制造流程，从而降低了成本。ISR功能提供了重新配置设备的能力，而无需更改设计导致引脚或时序更改。Cypress ISR功能是通过jtag兼容的串行接口实现的。数据分别通过TDI和TDO引脚输入和输出。由于Ultra37000器件优越的可路由性和简单的时序模型，ISR允许用户改变现有的逻辑设计，同时固定引脚分配并保持系统性能。

　　整个系列具有用于ISR和边界扫描的JTAG，并且与PCI本地总线规范兼容，满足电气和时序要求。Ultra37000系列在所有I/ o上都具有用户可编程总线保持功能。

　　Ultra37000 5V设备

　　Ultra37000采用5V电源供电，支持5V或3.3V的I/O电平。VCCO连接提供了连接到5V或3.3V总线的能力。通过将VCCO引脚连接到5V，用户可以确保输出上的5V TTL电平。如果VCCO连接到3.3V，则输出电平满足3.3V JEDEC标准CMOS电平，并且允许5V。这些设备需要5V ISR编程。

　　Ultra37000V 3.3V设备

　　使用3.3V电源的设备在所有VCCO引脚上都需要3.3V，从而降低了设备的功耗。这些器件支持3.3V JEDEC标准CMOS输出电平，并具有5v容忍度。这些设备允许3.3V ISR编程。

特性：

■系统内可编程(ISR) CMOS cpld

❐JTAG接口可重构性

❐设计变更不会引起引脚变更

❐设计变更不会引起时序变更

■高密度

❐检测32到512个宏细胞

❐到264 I/O引脚

❐检测5个专用输入，包括4个时钟引脚

■简单的时序模型

❐无扇出延迟

❐无扩展器延迟

❐无专用vs. I/O引脚延迟

❐通过PIM无额外延迟

❐使用完整16个产品条款不受处罚

❐转向或共享产品条款无延迟

■3.3V和5V版本

■PCI兼容[1]

■所有I/ o上的可编程总线保持能力

■智能产品期限分配器提供

❐到任何宏细胞的0到16个产品项

❐产品期限导向(Product term steering

❐本地宏细胞之间的产品术语共享

■灵活的时钟

❐每个设备4个同步时钟

❐产品期限时钟

❐每个逻辑块的时钟极性控制

■在所有密度下提供一致的封装和输出

❐简化设计迁移

❐检测3.3V和5V器件的相同引脚输出

■包装

❐检测PLCC、PQFP、TQFP和细间距BGA封装中的44至256个引脚

❐无铅封装可用

产品技术规格：