- 产品详情
Lattice的ispMACH™4A系列提供了非常灵活的架构,并提供了易于使用的硅产品和软件工具的卓越复杂可编程逻辑器件(CPLD)解决方案。
对用户来说,整体的好处是一个有保证和可预测的CPLD解决方案,更快的上市时间,更大的灵活性和更低的成本。ispMACH 4A器件的密度范围从32到512个宏细胞,具有100%的利用率和100%的引脚保留率。ispMACH 4A系列提供5-V (M4A5-xxx)和3.3 v (M4A3-xxx)操作。
ispMACH 4A产品可通过JTAG (IEEE标准1149.1)接口进行5v或3.3 v系统内可编程。JTAG边界扫描测试还允许在设备连接的自动化乐动体育英超上进行产品测试。
所有ispMACH 4A系列产品在任何设计更改和改装后都具有首次安装和易于系统集成的引脚保留功能。对于3.3 v和5 v工作,ispMACH 4A产品在每个输出使用多达20个产品项时,可以通过SpeedLocking功能提供保证的固定定时,速度高达5.0 ns tPD和182 MHz fCNT。
ispMACH 4A Device Features
3.3V Dcyice | ||||||||
Feature | M4A3-32 | M4A3-64 | M4A3-96 | M4A3-128 | M4A3-192 | M4A3-256 | M4A3-384 | M4A3-512 |
Macrocelk | 32 | 64 | 96 | 128 | 192 | 256 | 384 | 512 |
User l/0 options | 32 | 32/64 | 48 | 64 | 96 | 128/160/192 | 160/192 | 160/192/256 |
中D(ns) | 5.0 | 5.5 | 5.5 | 5.5 | 6.0 | 5.5 | 6.5 | 7.5 |
Exr (MHz) | 182 | 167 | 67 | 167 | 160 | 167 | 154 | 125 |
tos(ns | 4.0 | 4.0 | 4.0 | 4.0 | 4.5 | 4.0 | 4.5 | 5.5 |
g(ms | 3.0 | 3.5 | 3.5 | 3.5 | 3.5 | 3.5 | 3.5 | 5.0 |
Static Power(mA) | 20 | 25/52 | 40 | 55 | 85 | 110/150 | 149/155 | 179 |
JTAG Complian | Yes | Yes | Yes | Yes | Yes | Yes | Yes | Yes |
PCI Complian | Yes | Yes | Yes | Yes | Yes | Yes | Yes | Yes |
5VDcvices | ||||||
Feature | M4A5-32 | M4A5-64 | M4A5-96 | M4A5-128 | M4A5-192 | M4A5-256 |
Macrocels | 32 | 64 | 96 | 128 | 192 | 256 |
User VO options | 32 | 32 | 48 | 64 | 96 | 128 |
4如(ms | 5.0 | 5.5 | 5.5 | 5.5 | 6.0 | 6.5 |
fcxr(MHz) | 182 | 167 | 67 | 167 | 160 | 154 |
tos(ns | 4.0 | 4.0 | 4.0 | 4.0 | 4.5 | 5.0 |
tg(ns | 3.0 | 3.5 | 3.5 | 3.5 | 3.5 | 3.5 |
Static Power (mA) | 20 | 25 | 40 | 55 | 74 | 110 |
JTAG Complianf | Yes | Yes | Yes | Yes | Yes | Yes |
PCI Complian | Yes | Yes | Yes | Yes | Yes | Yes |
特性
◆高性能E2 CMOS 3.3 v和5 v CPLD系列
◆灵活的架构,实现快速的逻辑设计
-出色的first - time - fit和改装功能
- SpeedLockingTM性能,保证固定定时
-中心,输入和输出开关矩阵100%可达性和100%引脚保持
◆高速
- 5.0ns tPD商业和7.5ns tPD工业
- 182MHz fCNT
◆32 ~ 512个宏细胞;32到768个寄存器
◆44 ~ 388引脚,支持PLCC、PQFP、TQFP、BGA、fpBGA和caBGA封装
◆灵活的结构,适合多种设计风格
- D/T寄存器和锁存器
—同步或异步模式
-专用输入寄存器
-可编程极性
—复位/预置交换
◆先进的功能,便于系统集成
- 3.3 v和5 v jedec兼容操作
- JTAG (IEEE 1149.1)兼容边界扫描测试
- 3.3 v和5 v JTAG系统内编程
- PCI兼容(-5/-55/-6/-65/-7/-10/-12速度等级)
-安全的混合供电电压系统设计
-可编程上拉或总线友好tm输入和I/ o
——Hot-socketing
-可编程安全位
-单个输出转换率控制
◆高级E2
CMOS工艺提供高性能、高性价比的解决方案
◆无铅包装选项
Product Technical Specifications
ECCN (US) | EAR99 |
Part Status | NRND |
HTS | 8542.31.00.01 |
Automotive | No |
PPAP | No |
Family Name | ispMACH 4A |
Program Memory Type | EEPROM |
Number of Global Clocks | 4 |
Number of Macro Cells | 384 |
Product Terms | 20 |
Device System Gates | 15000 |
Data Gate | No |
Maximum Number of User I/Os | 192 |
Number of Flip Flops | 576 |
In-System Programmability | Yes |
Programmability | Yes |
Reprogrammability Support | Yes |
Maximum Internal Frequency (MHz) | 100|125 |
Maximum Clock to Output Delay (ns) | 11|6 |
Maximum Propagation Delay Time (ns) | 10 |
Speed Grade | 10 |
Individual Output Enable Control | Yes |
Minimum Operating Supply Voltage (V) | 3 |
Maximum Operating Supply Voltage (V) | 3.6 |
Typical Operating Supply Voltage (V) | 3.3 |
Tolerant Configuration Interface Voltage (V) | 5 |
Minimum Operating Temperature (°C) | 0 |
Maximum Operating Temperature (°C) | 70 |
Supplier Temperature Grade | Commercial |
Packaging | Tray |
Tradename | ispMACH |
Mounting | Surface Mount |
Package Height | 1.2 |
Package Width | 17 |
Package Length | 17 |
PCB changed | 256 |
Standard Package Name | BGA |
Supplier Package | FBGA |
Pin Count | 256 |
Lead Shape | Ball |